洛桑联邦理工 | Burg教授招生中 — 引用11000+ & 25+颗ASIC设计

今天为大家解析洛桑联邦理工学院（EPFL）电气与微工程研究所（IEM）的Andreas Burg教授及其博士招生方向。Burg教授是通信电路与VLSI设计领域的国际知名学者，长期深耕近似计算、信道编码硬件实现与无线通信系统芯片设计，Google Scholar总引用超过11000次，职业生涯中参与设计了25颗以上ASIC芯片。本期将全面解析其研究体系、前沿创新方向及毕业后的职业发展路径。

一、院系简介

洛桑联邦理工学院（École Polytechnique Fédérale de Lausanne, EPFL）工程学院下设电气与微工程研究所（Institute of Electrical and Micro Engineering, IEM），是欧洲顶尖的电子与通信工程研究平台之一。IEM涵盖电子器件与电路、MEMS与纳米工程、量子科学、波工程与光子学、机器学习与信号处理等核心学科方向，同时在IoT与通信工程、机器人、生物医学工程等交叉领域拥有深厚积累。作为瑞士两所联邦理工之一，EPFL在全球工程类高校中长期位居前列，其电气工程博士项目（EDEE）是该校规模最大的博士项目之一。

二、导师简介

Andreas Burg教授现为洛桑联邦理工学院（EPFL）工程学院电气与微工程研究所终身副教授（Tenured Associate Professor），同时担任通信电路实验室（Telecommunications Circuits Laboratory, TCL）主任。Burg教授2000年获苏黎世联邦理工（ETH Zurich）电气工程学位，2006年获该校博士学位，期间曾在贝尔实验室无线研究部实习一年。2007年他联合创立了MIMO无线通信领域的ETH衍生企业Celestrius，担任VLSI总监。2009年获瑞士国家科学基金会（SNF）助理教授资助，2011年加入EPFL，2018年晋升终身副教授。

Burg教授是IEEE会员和欧洲信号处理协会（EURASIP）成员，长期获得瑞士国家科学基金会（SNF）项目资助，研究团队与工业界（Siemens/Infineon、Intel、Bell Labs等）保持密切合作，兼具学术深度和产业落地能力。

三、导师研究领域解析

1. MIMO无线通信VLSI实现

Burg教授在多输入多输出（MIMO）通信系统的硬件实现领域有开创性贡献。其研究涵盖MIMO检测算法的VLSI架构设计、球形译码（Sphere Decoding）的高效芯片实现，以及实时MIMO-OFDM收发机的FPGA原型验证。这些工作直接服务于4G/5G无线通信标准的物理层设计。

2. 信道编码硬件实现（LDPC/Polar码）

信道编码是现代通信系统的核心模块。Burg教授团队在LDPC码和Polar码的高吞吐量、低功耗译码器VLSI实现方面处于国际前沿。近年来他们提出了面向6G的SC-LDPC译码器架构和灵活的BP列表（BPL）Polar码译码器，为下一代通信标准的硬件实现提供了关键技术方案。

3. 近似计算与容错电路

这是Burg教授最具标志性的研究方向之一。近似计算利用通信系统天然的容错特性，在电路层面接受可控误差以换取显著的功耗和面积优势。他的团队系统性地研究了不可靠硅基器件上的信号处理问题，为物联网、边缘计算等功耗敏感场景提供了全新的设计范式。

4. 低功耗嵌入式存储器（GC-eDRAM）

Burg教授团队在Gain Cell嵌入式DRAM（GC-eDRAM）领域开展了深入研究，将其作为传统SRAM的替代方案。GC-eDRAM具有高密度、低泄漏、逻辑工艺兼容等优势，特别适用于近阈值电压工作的超低功耗系统。该研究从器件层面延伸到系统层面，具有很强的应用价值。

5. AI赋能的通信系统

Burg教授近年来积极推进人工智能与通信的深度融合。其团队探索用深度神经网络替代传统接收机模块、研究基于机器学习的信道编译码方案，同时关注将AI算法映射到高效硬件架构的实际部署问题，是"AI for Communications"这一前沿方向的重要推动者。

6. IoT与无线感知

在物联网方向，Burg教授团队在LoRa通信协议的物理层优化方面有多项创新成果，同时将Wi-Fi和UWB信号用于非接触式人体感知（如呼吸检测、手势识别和室内定位），展现了通信信号超越传统数据传输的感知能力。

以上六大方向构成了一个从底层电路设计到系统级通信方案再到智能化应用的完整研究体系。VLSI实现和近似计算提供硬件基础，信道编码和MIMO技术解决通信核心问题，AI和IoT感知则代表未来发展方向。

四、创新idea思考

💡 研究点1：面向6G语义通信的近似计算硬件架构

6G语义通信强调传输"意义"而非"比特"，其编解码过程天然具有容错空间。可以结合Burg教授在近似计算和信道编码硬件方面的深厚积累，设计专门针对语义通信场景的容错VLSI架构。核心创新在于从语义层面重新定义"可接受误差"，让近似计算的优势在新一代通信范式中发挥更大作用。该方向既与Burg教授已有的近似计算研究直接衔接，又紧扣6G前沿趋势，具有很高的学术价值和发表潜力。

💡 研究点2：基于GC-eDRAM的存算一体通信信号处理器

存算一体（Computing-in-Memory）是突破冯·诺依曼瓶颈的关键技术路线。Burg教授团队在GC-eDRAM领域已有成熟的研究积累，可以进一步探索将GC-eDRAM阵列直接用于通信信号处理中的矩阵运算（如MIMO检测、信道估计），实现存储与计算的深度融合，大幅降低数据搬运带来的功耗开销。该思路将存储器研究与通信系统需求创造性地结合，学术贡献清晰。

💡 研究点3：多模态无线感知与AI联合优化的边缘硬件平台

Burg教授团队已在Wi-Fi感知和UWB手势识别方面取得初步成果。可以进一步构建融合多种无线信号（Wi-Fi、UWB、LoRa）的多模态感知系统，并设计专用的边缘AI硬件加速器进行实时推理。研究重点在于如何在极低功耗约束下实现高精度的感知融合，需要从算法、架构和电路三个层面协同设计。该方向应用前景广阔（智能家居、健康监测、智慧建筑），且与Burg教授的IoT、AI和低功耗设计三大研究脉络高度吻合。

五、就业前景与职业规划

通信电路与VLSI设计方向的博士毕业生拥有非常扎实的硬件设计能力和系统级思维，在就业市场上具有显著竞争力。以下是四条主要的职业发展路径：

🔬 科研路径：高校/科研院所

EPFL博士+博后经历在学术界认可度极高。通信电路、VLSI设计、AI硬件等方向目前全球范围内都有大量教职需求。欧洲高校（尤其是瑞士、荷兰、德国）和新加坡、香港的研究型大学都是理想去处，博后阶段可以在EPFL或合作院校继续深造。

🏢 企业研发：半导体与通信巨头

Qualcomm、Intel、Broadcom、Apple、华为海思等公司对通信芯片设计人才需求旺盛。Burg教授本人曾在Siemens（Infineon）和Bell Labs工作，其团队毕业生在这些顶级半导体企业中拥有良好的就业网络。特别是5G/6G基带芯片设计和AI加速器方向，薪资水平和发展前景都非常可观。

🔗 产学研结合：技术转化

瑞士有着极为成熟的产学研生态。EPFL鼓励技术成果商业化，Burg教授本人就有创业经历（联合创立Celestrius）。博士期间积累的芯片设计IP和原型系统经验，可以通过EPFL的创业孵化平台直接转化为商业产品，瑞士和欧洲的创新基金也为技术转化提供了充足资金支持。

🚀 自主创业：IoT与边缘计算硬件

物联网硬件、边缘AI芯片、无线感知系统等细分赛道正处于高速发展期。博士阶段在低功耗设计、通信协议优化和AI硬件加速方面的积累，可以直接支撑面向智能家居、健康监测、工业IoT等市场的创业项目。洛桑所在的日内瓦湖区是欧洲重要的科技创业中心，创业生态环境机构。