香港科技大学（广州）全奖博士项目（Xinyu CHEN教授）

一、导师简介

· 现任职位与所属机构：Xinyu CHEN（陈鑫宇）是香港科技大学（广州）微电子领域（Thrust of Microelectronics）的助理教授（Assistant Professor），办公地点为 W1 L4 407，可通过 ORCID（0000-0003-1951-5015）及 Google Scholar（h4kJ1UwAAAAJ&hl=en）查询其学术成果。

· 学术背景：2022 年获新加坡国立大学（National University of Singapore）计算机科学博士学位（PhD in Computer Science），具备扎实的计算机科学理论基础。

· 行业经历：加入香港科技大学（广州）前，曾任华为海思（Hisilicon）首席工程师（Principal Engineer），负责下一代数据处理单元（DPU）的硬件加速器设计，拥有丰富的工业界技术研发经验。

· 核心研究方向：聚焦可持续计算解决方案研发，具体包括领域特定加速器设计（Domain-specific accelerator design）、大模型加速器与系统（Large model accelerators and systems）、基于 FPGA/GPU/NPU 的异构计算（Heterogeneous computing with FPGAs/GPUs/NPUs）、大数据管理系统（Big data management systems）。

· 学术成果影响力：研究成果发表于计算机领域顶会 / 顶刊，如 MICRO（国际计算机体系结构顶会）、FPGA（可重构计算领域顶会）、DAC（电子设计自动化顶会）、TRETS（ACM 可重构技术与系统期刊），学术认可度较高。

二、近期文章和项目解析

截至目前，Xinyu CHEN教授累计发表学术成果12项，近年重点研究集中在硬件加速与图处理领域，具体解析如下：

· 2023 年（1 项）

文章标题：LightRW: FPGA Accelerated Graph Dynamic Random Walks

发表载体：Proceedings of the ACM on Management of Data（ACM TODS，数据库领域顶刊，CCF A 类）

核心团队：Tan, Hongshi; Chen, Xinyu（通讯 / 核心作者）; 等

研究解析：针对图算法中 “动态随机游走”（广泛用于推荐系统、社区检测）的效率瓶颈，提出基于 FPGA 的硬件加速方案。传统 CPU 处理大规模动态图时，存在数据交互延迟高、并行度不足的问题，该方案通过 FPGA 的可重构特性，优化数据流转路径，将动态随机游走的处理效率提升 1~2 个数量级，为大数据图处理提供了低延迟、高并行的硬件解决方案。

· 2022 年（2 项）

1. 文章标题：ReGraph: Scaling Graph Processing on HBM-enabled FPGAs with Heterogeneous Pipelines

发表载体：会议论文（Inproceedings，未明确具体会议，推测为可重构计算或并行处理领域重要会议）

核心团队：Chen, Xinyu（第一作者）; 等

研究解析：首次将高带宽内存（HBM）与 FPGA 结合，设计异构流水线架构以扩展图处理规模。HBM 的高带宽特性解决了传统内存带宽不足导致的 “内存墙” 问题，而异构流水线则实现了数据读取、计算、存储的并行执行，可支持 TB 级大规模图数据的高效处理，填补了 HBM 在 FPGA 图处理领域应用的技术空白。

2. 文章标题：ThunderGP: Resource-efficient graph processing framework on FPGAs with HLS

发表载体：ACM Transactions on Reconfigurable Technology and Systems（TRETS，可重构技术领域顶刊，CCF B 类）

核心团队：Chen, Xinyu（第一作者）; 等

研究解析：提出基于高层次综合（HLS）的 FPGA 图处理框架 ThunderGP，解决传统 FPGA 开发周期长、资源利用率低的问题。HLS 允许开发者用 C/C++ 等高级语言编写代码，自动转化为硬件电路，该框架在保证图处理效率的同时，将 FPGA 开发周期缩短 50% 以上，且资源利用率提升 30%，降低了 FPGA 在图处理领域的应用门槛。

· 2021-2019 年（7 项，核心 3 项）

1. 2021 年ThunderGP: HLS-based graph processing framework on FPGAs（会议论文）：为 2022 年 TRETS 期刊文章的前期成果，验证了 HLS 在 FPGA 图处理框架中的可行性；

2. 2020 年Is FPGA useful for hash joins?（会议论文）：探讨 FPGA 在数据库核心操作 “哈希连接” 中的应用价值，证明 FPGA 在数据密集型操作中的加速优势；

3. 2019 年On-the-fly parallel data shuffling for graph processing on OpenCL-based FPGAs（会议论文）：提出基于 OpenCL 的 FPGA 实时并行数据洗牌技术，优化图处理中的数据分布效率，为后续异构计算研究奠定基础。

三、未来研究预测

结合 Xinyu CHEN 教授的研究脉络与行业趋势，其未来研究将围绕以下方向展开：

· 领域特定加速器设计深化：聚焦 AI 推理、数据库查询等高频场景，开发专用硬件加速器。随着 AI 与大数据融合加速，通用硬件难以满足特定场景的效率需求，未来研究可能进一步优化加速器的能耗比，例如通过硬件 - 软件协同设计，减少数据搬运能耗，适配边缘计算等低功耗场景。

· 大模型加速器与系统突破：针对大模型（如 GPT、LLaMA）的 “算力饥渴” 问题，研究大模型专用加速器架构。当前大模型参数规模已达万亿级，传统 GPU 集群存在通信延迟高、内存占用大的问题，未来可能结合 3D 堆叠内存（如 HBM3）与异构计算架构，设计支持模型并行、数据并行的一体化系统，降低大模型训练与推理的成本。

· FPGA/GPU/NPU 异构计算融合：探索多硬件协同的调度机制。FPGA 的可定制性、GPU 的通用并行性、NPU 的 AI 专用性各有优势，未来研究可能开发统一的编程模型与调度算法，实现不同硬件的动态负载分配，例如在图神经网络推理中，用 FPGA 处理数据预处理、GPU 处理矩阵计算、NPU 处理激活函数，提升整体效率。

· 大数据管理系统硬件优化：推动数据库与硬件加速器的深度融合。当前大数据管理系统多基于软件优化，未来可能将查询优化、数据压缩等核心操作 “硬件化”，例如在数据库引擎中集成 FPGA 加速模块，实时处理海量数据查询，降低响应延迟。