新加坡南洋理工大学电气与电子工程学系全奖博士招生 | Prof. Hyoung

导师简介

如果你想申请新加坡南洋理工大学 电气与电子工程学系博士，那今天这期文章解析可能对你有用！今天Mason学长为大家详细解析南洋理工大学的Prof. Hyoung的研究领域和代表文章，同时，我们也推出了新的内容“科研想法&开题立意”，为同学们的科研规划提供一些参考，并且会对如何申请该导师提出实用的建议！方便大家进行套磁！后续我们也将陆续解析其他大学和专业的导师，欢迎大家关注！

Assoc Prof Kim Tae Hyoung现任南洋理工大学（NTU）电气与电子工程学院（EEE）副教授，同时担任该学院终身学习助理院长。他拥有丰富的学术与产业背景，教育经历涵盖韩国与美国顶尖院校：先后于韩国大学获得电气工程学士与硕士学位，2009年从美国明尼苏达大学双城分校获得电气与计算机工程博士学位。

学术荣誉与任职上，他累计获得超过10项国际奖项，包括2023年IEEE SSCS审稿人奖励计划 winner、2023年IEEE A-SSCC学生设计竞赛杰出设计奖、2021年ICCE-Asia最佳论文金奖等。他同时担任IEEE Transactions on Very Large Scale Integration (VLSI) Systems等多个权威期刊编委，以及IEEE A-SSCC、ISLPED等国际会议技术委员会成员，2015-2016年任IEEE SSCS新加坡分会主席，2022年3月至2024年2月担任IEEE SSCS杰出讲师，现任IEEE CASS VSA-TC主席，为IEEE高级会员。

研究分析

代表性期刊论文解读

1. "A 0.6-to-1.2 V Scaling-Friendly Discrete-Time OTA-Free Linear VCO-Based ΔΣADC Suitable for DVFS,"IEEE Transactions on Circuits and Systems-I, vol. 71, pp. 1481-1494, April 2024：该研究提出一种适用于动态电压频率调节（DVFS）的离散时间无运算跨导放大器（OTA-Free）线性VCO基ΔΣADC，工作电压可在0.6-1.2V范围内灵活缩放。DVFS是边缘计算设备降低功耗的核心技术，此ADC设计解决了传统结构在宽电压范围内线性度与功耗难以平衡的问题，为低功耗物联网（IoT）设备的信号处理模块提供了新方案。
2. "A Time-Domain Wavefront Computing Accelerator with a 32×32 Reconfigurable PE Array,"IEEE Journal of Solid-State Circuits, vol. 58, pp. 2372-2382, August 2023：聚焦时域波前计算加速器，设计32×32可重构处理单元（PE）阵列。时域计算相比传统电压域计算具有更低功耗，可重构PE阵列则提升了硬件对不同神经网络模型的适配性，该成果推动了边缘AI加速器的能效与灵活性优化。
3. "A 184-μW Error-Tolerant Real-Time Hand Gesture Recognition System With Hybrid Tiny Classifiers Utilizing Edge CNN,"IEEE Journal of Solid-State Circuits, vol. 58, pp. 530-542, Feb. 2023：研发出功耗仅184μW的容错实时手势识别系统，采用混合微型分类器结合边缘CNN。该系统突破了穿戴式设备中AI识别算法高功耗的瓶颈，通过容错设计平衡识别精度与硬件成本，为低功耗智能穿戴设备的交互功能开发提供了关键技术支撑。
4. "A 65nm 8T SRAM Compute-In-Memory Macro with Column ADCs for Processing Neural Networks,"IEEE Journal of Solid-State Circuits, vol 57, pp. 3466-3476, Nov. 2022：在65nm工艺下实现基于8T SRAM的计算内存（Compute-In-Memory, CIM）宏单元，集成列ADC用于神经网络处理。CIM技术通过在存储器内部直接进行计算，大幅减少数据搬运能耗，8T SRAM结构提升了存储单元的稳定性，该宏单元为高性能低功耗神经网络硬件加速器奠定了基础。

在研项目亮点

1. High Efficient Computing in Memory with Process Variation Compensated Data Converter：项目核心是研发具有工艺偏差补偿数据转换器的高效计算内存。工艺偏差是纳米级芯片制造中不可避免的问题，会导致电路性能波动，该项目通过补偿技术提升计算内存的稳定性与计算精度，对推动CIM技术的产业化应用具有重要意义。
2. Next-generation low-power memory interface using 3-level pulse-amplitude-modulation (PAM-3)：探索基于3级脉冲幅度调制（PAM-3）的下一代低功耗内存接口。传统内存接口多采用二进制调制，PAM-3在相同带宽下可传输更多数据，同时通过优化信号编码降低功耗，该技术有望提升内存与处理器之间的数据传输效率，适用于高带宽低功耗的边缘计算系统。

研究想法

1. 基于ReRAM的存算一体神经形态视觉处理器：结合教授在ReRAM基CIM（如2022年IEEE Transactions on Circuits and Systems-I论文）与边缘视觉处理（如2023年手势识别系统）的研究基础，可探索将ReRAM CIM阵列与仿生视觉传感器（如事件相机）直接耦合，构建神经形态视觉处理器。利用ReRAM的模拟计算特性模拟生物突触权重更新，事件相机的异步触发特性减少数据冗余，二者结合可实现毫秒级响应、微瓦级功耗的实时视觉识别系统，适用于自动驾驶、无人机避障等低延迟边缘应用。
2. 面向可穿戴设备的自供能存算一体模块：融合教授在能量收集电路（如US 2018/0019661 A1专利中的自振荡上电复位启动电路）与低功耗CIM的技术积累，设计基于体温/运动能量收集的自供能CIM模块。通过优化能量收集电路的启动阈值与CIM单元的工作电压，实现能量收集-存储-计算的一体化集成，解决可穿戴设备电池续航瓶颈。可重点研究能量波动下的CIM计算容错机制，确保模块在不稳定供电下的计算精度。
3. 基于3D IC技术的异构存算融合架构：依托教授在3D IC电路技术的研究方向，提出采用3D堆叠工艺实现“逻辑层-存储层-传感层”的异构存算融合架构。底层集成高密度ReRAM存储层作为CIM核心，中层布局低功耗数字信号处理逻辑，顶层搭载微型传感器阵列，通过硅通孔（TSV）实现层间高速互连。该架构可大幅缩短传感器数据到计算单元的传输路径，减少数据搬运能耗，同时利用3D堆叠的空间优势缩小芯片面积，适用于微型化边缘智能设备。

申请建议

1. 学术背景准备

• 核心课程学习：需掌握模拟/数字电路设计（如CMOS电路设计、VLSI系统）、机器学习基础（神经网络架构、模型压缩）、半导体器件（存储器工作原理、工艺偏差）等核心知识，建议选修“低功耗电路设计”“存算一体技术”等相关课程，熟悉IEEE Transactions on Circuits and Systems、IEEE Journal of Solid-State Circuits等目标期刊的论文范式。
• 科研经历积累：优先参与CIM电路设计、低功耗ADC设计、能量收集电路等相关科研项目，争取在国际会议（如ISLPED、A-SSCC）或期刊上发表合作论文。若缺乏直接研究经历，可通过开源项目（如OpenCIM）搭建简易CIM仿真平台，验证低功耗计算算法，形成可展示的研究成果。

2. 文书材料优化

• 个人陈述（PS）：需明确阐述与教授研究方向的匹配点，例如“通过本科期间的低功耗SRAM设计项目，深入理解了存储器功耗优化难点，与您在‘工艺偏差补偿计算内存’项目中的研究目标高度契合”；同时提及对教授某篇论文的理解，如“您2022年发表在IEEE Journal of Solid-State Circuits上的8T SRAM CIM宏单元设计，其列ADC架构为我后续的低功耗加速器研究提供了重要启发”。
• 推荐信（RL）：优先选择具有VLSI、低功耗电路或机器学习硬件加速研究背景的导师作为推荐人，推荐信中需具体体现申请人的电路设计能力（如使用Cadence/Virtuoso完成某模块设计）、问题解决能力（如解决项目中的工艺偏差问题）及团队协作能力，避免泛泛而谈。

3. 套磁与技能准备

• 套磁技巧：首次套磁邮件需简洁明了，附件包含1页以内的研究摘要（突出与教授方向的相关性），正文可提出1-2个具体研究问题，如“您在2024年的ΔΣADC论文中采用了OTA-Free结构，请问该结构在高频信号处理场景下的线性度优化方法有哪些？”；避免模板化套磁，需体现对教授最新研究（如2023年A-SSCC学生竞赛项目）的关注。
• 实验技能：熟练掌握电路设计软件（Cadence Virtuoso、Synopsys Design Compiler）、仿真工具（HSPICE、MATLAB）及机器学习框架（TensorFlow/PyTorch，用于模型压缩与硬件映射）；了解存储器测试方法（如SRAM失配测量）、3D IC设计基础者将更具竞争力。

博士背景

Blythe，985电气工程硕士，后毕业于香港科技大学电子及计算机工程学系博士学位。研究方向聚焦于电力电子与智能电网技术。在国际权威期刊《IEEE Transactions on Power Electronics》和《IEEE Transactions on Smart Grid》发表多篇论文。专注于开发新型高效率电力变换器和先进智能配电系统控制算法，熟悉香港PhD申请流程。